4位快速加法器设计实验

实验目的

掌握快速加法器中先行进位的原理，能利用相关知识设计 $4$ 位先行进位电路，并利用 $4$ 位先行进位电路构造 $4$ 位快速加法器，能分析对应电路的时间延迟。

主要任务

利用四位先行进位电路构造四位快速加法器。$X,Y$ 为四位相加数，$Cin$ 为进位输入，$S$ 为和数输出，$Cout$ 为进位输出，$G^\ast,P^\ast$ 为 $4$ 位成组进位生成函数和成组进位传递函数。

实验原理

在 $CLA182$ 中，$G_i=X_iY_i$，$P_i=X_i\oplus Y_i$；输入 $G_i,P_i,C_0$，通过 $CLA182$ 电路模块可得到 $C_1\sim C_4$ 和 $P^\ast,G^\ast$；进而有 $S_i=P_i\oplus C_i$。

电路图